High Performance Computing for Automotive

High Performance Computing for Automotive
Ordenadores sobre ruedas. Así es como la gente ve actualmente los coches. Prácticamente todo lo que ocurre en un vehículo es controlado y accionado por un microcontrolador, desde la apertura de las ventanillas hasta el cálculo de la mezcla óptima de combustible y aire para la demanda actual de par motor. Pero sólo se ha arañado la superficie en lo que se refiere a la potencia de cálculo que se está introduciendo en los vehículos.
 
Aumento de los vehículos autónomos L3 y robotaxis
 
La era del transporte autónomo está llegando y con ella una nueva era de requisitos informáticos para la industria del automóvil. Los coches autónomos necesitan un amplio conjunto de sensores
para explorar el entorno y proporcionar al vehículo los datos necesarios para emular la conducción humana. Según el informe de IDTechEx "Autonome Autos, Robotaxis und Sensoren 2024-2044", los principales robotaxis SAE de nivel 4 tienen hasta 40 sensores individuales. Combinado con el próximo despliegue de tecnologías automatizadas en el mercado de vehículos, esto impulsará una CAGR a 10 años del 13% en el mercado de sensores de automoción. Sin embargo, los sensores por sí solos son prácticamente inútiles sin una informática de alto rendimiento que procese sus datos y construya una representación tridimensional del entorno que sirva de base a la política de conducción programada del vehículo.
 
La informática de alto rendimiento (HPC) toma los datos en tiempo real procedentes del conjunto de sensores y realiza varios procesos importantes. Dos de ellos son la fusión de sensores y la clasificación de objetos, y existe cierto desacuerdo sobre el orden en que deben realizarse. Algunos creen que lo mejor es la fusión temprana, en la que todos los datos de los sensores se combinan en una representación 3D de la escena y, a continuación, un algoritmo de IA, ejecutado por la unidad HPC del vehículo, identifica y etiqueta cada objeto detectado. Otros piensan que debe generarse una lista de objetos a partir de cada sensor, y luego fusionar los resultados. Esto tiene la ventaja de poder cotejar las detecciones de cada sensor y comprobar si coinciden. La desventaja de este método es la dificultad de tratar las discrepancias entre las listas de objetos de los distintos sensores.
 
El SOC informático autónomo
 
Fuente: IDTechEx
 
Independientemente de que se utilice la fusión tardía o la fusión temprana, el HPC seguirá teniendo que procesar muchos datos en forma de procesamiento de imágenes y ejecución de algoritmos de inteligencia artificial para la clasificación de imágenes y la política de conducción. Los componentes clave que se encargan de estas tareas son los procesadores gráficos (GPU), los procesadores computacionales (CPU) y la memoria RAM. Por lo general, se trata de componentes independientes, pero los requisitos específicos de HPC para los coches autónomos han llevado a combinarlos en chips únicos denominados SOC o sistemas en chips. Estos combinan GPU, CPU, RAM y otros componentes en una única pieza de silicio. El SOC ideal puede recibir datos de todos los sensores de conducción autónoma del vehículo, procesarlos, identificar y clasificar todos los objetos detectados y crear un conjunto de acciones de dirección, aceleración y frenado de acuerdo con la política de conducción. Así, el SOC es responsable de todo el sistema de conducción autónoma.
 
Reunir todas estas características en un solo chip es clave para satisfacer los requisitos computacionales de la conducción autónoma. Con una separación física casi nula, cada parte del chip puede intercambiar datos con una latencia casi nula, casi sin ruido y con un enorme ancho de banda. Esto se opone a tener componentes discretos repartidos por una placa de circuito impreso, con más interfaces y más trazas de datos que introducen ruido y latencia.
 
Las GPU son una pieza clave del rompecabezas; sus capacidades de procesamiento de imágenes, combinadas con su idoneidad para ejecutar algoritmos de IA a través del aprendizaje profundo y las redes neuronales, las convierten en una piedra angular del SOC. Esta es la razón por la que vemos a Nvidia ganando tracción en el espacio de los vehículos autónomos. Cuenta con una larga trayectoria en el desarrollo de GPU para aplicaciones gráficas en computación y ha sido capaz de pivotar, aportando su experiencia a la industria del automóvil. Sus plataformas Xavier y Orin han sido fundamentales en el procesamiento computacional de los vehículos autónomos.
 
Mobileye es otra de las empresas pioneras en este sector. Fundada en 1999, se dio a conocer rápidamente y atrajo el interés de Intel, que la adquirió. Ahora vuelve a cotizar en bolsa y se ha hecho un hueco en muchos vehículos de consumo con aplicaciones ADAS.
 
Mobileye y Nvidia han ido aumentando su potencia de cálculo recientemente, pasando de unos pocos TOPS (terra operations per second) a decenas de TOPS, ahora cientos de TOPS, y apuntando a miles de TOPS. Estas mejoras se deben principalmente a la adopción de nodos cada vez más pequeños por parte de fundiciones líderes como TSMC y Samsung. Estas empresas han perseguido estas mejoras a través de tecnologías de nodos más pequeños de sus fundiciones de apoyo.
 
Tecnologías de semiconductores en crecimiento
 
Tecnologías de fundición. Fuente: IDTechEx
 
En los últimos años, IDTechEx ha visto cómo Mobileye, Nivida y otras empresas pasaban de los 28 nm en 2018 a soluciones FinFET de 7 nm e inferiores en 2021. Sin embargo, las fundiciones están produciendo ahora tecnologías de menos de 5nm y se dirigen hacia tecnologías de menos de 1nm en el futuro. IDTechEx ha observado que cada vez que la tecnología de nodos se reduce a la mitad, la potencia de cálculo se multiplica por 10. Una relación constatada y mostrada explícitamente en el informe de IDTechEx "Halbleiter für die Automobilindustrie 2023-2033". Pero perseguir nodos cada vez más pequeños será cada vez más caro. Una sola oblea de 300 mm de tecnología de 3 nm de TSMC cuesta en torno a 20.000 dólares, y ese precio seguirá creciendo a medida que se demanden tecnologías por debajo de los 3 nm en diversos sectores, desde las aplicaciones informáticas normales, como teléfonos, portátiles y PC, hasta la nueva demanda procedente del sector de la automoción.
 
Rendimiento del SOC de automoción (TOPs). Fuente: IDTechEx
 
Por ello, los desarrolladores de HPC para automoción deben pensar en cómo optimizar las tecnologías existentes para obtener el máximo rendimiento. Uno de los enfoques que está observando IDTechEx es una mayor atención a la inteligencia artificial (IA), las redes neuronales (NN) y los aceleradores de aprendizaje profundo (DL). Estos utilizan nuevas estrategias de procesamiento de datos mejoradas por la IA, reduciendo la dependencia de los enfoques clásicos que se encuentran en la GPU. Esto puede aumentar el rendimiento del chip de forma muy barata, requiriendo menos inversión en tecnologías de nodos más pequeños e incluso produciendo un beneficio de eficiencia general. IDTechEx está observando que la IA es cada vez más común en los diagramas de bloques de los SOC de los principales tier 2, como Mobileye y Renesas. Pero una perspectiva especialmente interesante es Recogni. Recogni es una start-up que ha desarrollado un acelerador de IA para aplicaciones SOC de conducción autónoma que promete una potencia y eficiencia computacionales revolucionarias.
 
Incluso con la reducción del tamaño de los nodos y las imaginativas soluciones de inteligencia artificial, la industria de los chips informáticos sigue experimentando una ralentización del ritmo de desarrollo. La ley de Moore dice que la potencia de cálculo debe duplicarse cada dos años, una fórmula empírica con décadas de antigüedad que se ha mantenido firme hasta hace poco. Algunos afirman que la ley de Moore está empezando a ralentizarse a medida que la industria se enfrenta a retos tecnológicos cada vez más difíciles para lograr incrementos cada vez menores. Otros dicen que la ley de Moore ha muerto.
 
Una solución destacada para hacer frente a la ralentización de la Ley de Moore y al aumento sustancial del coste de fabricación de los circuitos integrados (CI) monolíticos es el concepto de "chiplets". El concepto central de los chiplets consiste en deconstruir un CI monolítico en distintos bloques funcionales, transformar estos bloques en chiplets separados y, posteriormente, volver a ensamblarlos en el nivel de empaquetado. El objetivo último de un procesador basado en chiplets es mantener o mejorar el rendimiento al tiempo que se reducen los gastos generales de producción en comparación con los circuitos integrados monolíticos tradicionales. La eficacia del diseño de chiplets depende en gran medida de las técnicas de empaquetado, en particular las empleadas para interconectar múltiples chiplets, ya que influyen significativamente en el rendimiento global del sistema. Estas tecnologías avanzadas de empaquetado de semiconductores, que abarcan enfoques como el CI 2,5D, el CI 3D y el empaquetado de alta densidad a nivel de oblea, se denominan colectivamente "empaquetado avanzado de semiconductores". Estas técnicas de vanguardia se examinan ampliamente en el informe de investigación de IDTechEx titulado "Fortschrittliche Halbleiterverpackung 2023-2033". Facilitan la convergencia de múltiples chiplets, a menudo producidos en diferentes nodos de proceso, en un único sustrato. Esta convergencia es posible gracias a la utilización de bump de tamaño compacto, lo que permite aumentar la densidad de interconexión y mejorar la capacidad de integración.
 
Si analizamos el panorama actual de las tecnologías avanzadas de envasado de semiconductores en la industria, tomemos como ejemplo ilustrativo el sector de las CPU para servidores. Aunque la mayoría de las CPU de servidor contemporáneas se construyen en torno a diseños monolíticos System-on-Chip (SoC), han surgido avances notables. En 2021, Intel anunció su próxima CPU de servidor, Sapphire Rapids, que adoptará un enfoque novedoso. Esta CPU de nueva generación se construirá como un módulo de cuatro chips interconectados a través del puente de interconexión multi-die integrado (EMIB) de Intel, que representa una solución de empaquetado de semiconductores avanzada 2,5D.
 
Al mismo tiempo, AMD ha adoptado el poder de las técnicas avanzadas de empaquetado de semiconductores en 3D para mejorar el rendimiento de las CPU de servidor. En el caso de su última CPU de servidor, Milan-X (lanzada en marzo de 2022), AMD emplea una estrategia de empaquetado 3D que consiste en apilar un troquel de caché directamente sobre el procesador. Según AMD, esta innovación multiplica por más de 200 la densidad de interconexión en comparación con el encapsulado 2D convencional. Estos avances no se limitan únicamente a las CPU, sino que el sector de los centros de datos también ha sido testigo de la integración de tecnologías avanzadas de empaquetado de semiconductores para otros componentes, como los aceleradores. NVIDIA, un actor clave, lleva utilizando la tecnología de empaquetado 2,5D de TSMC conocida como Chip on Wafer on Substrate (CoWoS) para sus aceleradores de GPU de gama alta desde 2016.
 
Esta oleada de adopción, ejemplificada tanto por Intel como por AMD en sus productos de vanguardia, apunta a una utilización cada vez mayor de tecnologías avanzadas de envasado de semiconductores en todo el sector. La tendencia va más allá de las CPU de servidor, abarcando una gran variedad de componentes de centros de datos. A medida que evoluciona el panorama del sector, estas innovadoras metodologías de envasado están llamadas a desempeñar un papel fundamental en la mejora del rendimiento, la integración y la eficiencia.
 
Evolución del envasado de semiconductores. Fuente: Informe de IDTechEx "Advanced Semiconductor Packaging 2022-2032".
 
En un futuro previsible (en un plazo de 10 a 15 años), impulsado por el aumento de los requisitos de procesamiento y la necesidad de un ancho de banda considerable con un consumo de energía mínimo, el sector de la automoción emulará una trayectoria similar a la del mercado de la computación en nube y de alto rendimiento (HPC). Esta trayectoria implica la integración de diversos elementos de propiedad intelectual (PI) y de silicio a nivel de paquete para lograr características esenciales y un rendimiento óptimo. En el contexto de los procesadores informáticos para vehículos autónomos (AV), el panorama de los envases será testigo de la amalgama de múltiples componentes de silicio dentro del mismo envase, aplicando enfoques avanzados de diseño 2,5D y 3D.
 
Con el aumento de la demanda de informática de alto rendimiento en los vehículos y la necesidad de un crecimiento continuo del rendimiento, se producirá una rápida evolución en la tecnología que se utiliza en los ordenadores de automoción. Los nodos de menos de 3 nm, los diseños de chiplets, la mayor dependencia de la aceleración de la IA, el encapsulado en 2,5D e incluso en 3D se convertirán en una parte normal de la HPC para las tecnologías autónomas de los coches. Los ordenadores llevan décadas en los coches, pero las tecnologías que están por llegar harán que un coche medio parezca hoy en día una tecnología de telefonía fija en un mundo de smartphones.
 
Para más información sobre este tema, véase "Semiconductores automotrices 2023-20332023-2043", "Coches autónomos, robotaxis y sensores 2024-2044" y "Embalaje avanzado de semiconductores 2023-2033". IDTechEx también ofrece datos y análisis dirigidos por expertos sobre estos temas como parte de una suscripción de inteligencia de mercado - obtenga más información enwww.IDTechEx.com/Subscriptions.
 
Este artículo pertenece a "Technology Innovations Outlook 2024-2034", una revista complementaria de artículos escritos por analistas de IDTechEx que ofrece información sobre una serie de áreas de innovación tecnológica, evalúa el panorama actual y ofrece perspectivas para la próxima década. Puede leer la revista completa en www.IDTechEx.com/Magazine.